PMC-FIFO Rev. 1.6
PMC-FIFO
2 * 16bit FIFO (4k, 16k oder kompatible)
8bit TTL-Input mit IRQ
8bit TTL-Input statisch
8bit TTL-Output
Hardware-Manual
PMC-FIFO Rev. 1.6
Der Inhalt dieses Handbuches wurde mit größter Sorgfalt erarbeitet und geprüft. esd übernimmt jedoch
keine Verantwortung für Schäden, die aus Fehlern in der Dokumentation resultieren könnten. Insbe-
sondere Beschreibungen und technische Daten sind keine zugesicherten Eigenschaften im rechtlichen
Sinne.
esd hat das Recht, Änderungen am beschriebenen Produkt oder an der Dokumentation ohne vorherige
Ankündigung vorzunehmen, wenn sie aus Gründen der Zuverlässigkeit oder Qualitätssicherung vor-
genommen werden oder dem technischen Fortschritt dienen.
Sämtliche Rechte an der Dokumentation liegen bei esd. Die Weitergabe an Dritte und Vervielfältigung
jeder Art, auch auszugsweise, sind nur mit schriftlicher Genehmigung durch esd gestattet.
esd electronic system design gmbh
Vahrenwalder Str. 205
D-30165 Hannover
Tel.: 0511/37298-0
FAX: 0511/37298-68
E-Mail: [email protected]
Internet: http://www.esd-electronics.com
PMC-FIFO Rev. 1.6
Handbuch-Datei: I:\TEXTE\DOKU\MANUALS\SONSTIGE\PMC_FIFO\PMCFIF6H.MA6 01.11.99
Beschriebene Platinenversion PMCFIFO-10
Änderungen nach Kapiteln:
Die hier aufgeführten Änderungen im Anwenderhandbuch betreffen sowohl Änderungen in der
Hardware als auch reine Änderungen in der Beschreibung der Sachverhalte.
Kapitel Änderungen
1.2, 3 Bezeichnung des I/O-Steckers P1 korrigiert.
PMC-FIFO Rev. 1.6
PMC-FIFO Rev. 1.6 1
Inhalt Seite
1. Übersicht .................................................................... 3
1.1 Funktionsbeschreibung .................................................. 3
1.2 Allgemeine Technische Daten ............................................. 4
1.3 Technische Daten der I/O-Baugruppen ...................................... 5
1.4 Bestellhinweise ........................................................ 6
2. FIFO-Speicher ............................................................... 7
3. Anhang ..................................................................... 9
3.1 Steckerbelegungen ...................................................... 9
3.1.1 Belegung des 64poligen PMC-Steckers P11 .......................... 9
3.1.2 Belegung des 64poligen PMC-Steckers P12 ......................... 10
3.1.3 Belegung des 68poligen I/O-Steckers P1 ............................ 11
PMC-FIFO Rev. 1.62
PMC-Stecker P11, P12
Adreß-
dekoder
PLX PCI9050
PCI-Interface
Interrupt-
Kontroll-
Logik
4k bzw. 16k
*9 FIFO
4k bzw. 16k
*9 FIFO
4k bzw. 16k
*9 FIFO
4k bzw. 16k
*9 FIFO
8 Bit Input
IRQ
8 Bit
Input
8 Bit
Output
P1 TTL-Ein- und Ausgänge
68-poliger Stecker in Frontplatte
Write+Reset
Full
Full
Write+Reset
i
Übersicht
PMC-FIFO Rev. 1.6 3
1. Übersicht
1.1 Funktionsbeschreibung
Abb. 1.1.1: Blockschaltbild der PMC-FIFO
Auf der PMC-FIFO befinden sich zwei FIFOs, die mit 4k, 16k oder kompatiblen Bausteinen bestück-
bar sind. Zum flexiblen Auslesen der FIFOs können diese Interrupts für die Zustände “Empty”, “Half-
Full”, und “Full” generieren. Als zusätzliche Interrupt-Quelle ist ein 8-bit Latch vorhanden, das bei
einem Interrupt ausgelesen werden kann. Ein weiterer 8-bit Treiber dient als TTL-Input und ein 8-bit
Latch als TTL-Output.
Der Anschluß erfolgt über einen 68poligen Stecker mit Stiftkontakten in der Frontplatte.
Nach Power-On oder bei Empfang des RESET-Signals werden alle FIFOs und Interrupts gelöscht und
die 8 digitalen Ausgänge auf “high” gesetzt.
iÜbersicht
PMC-FIFO Rev. 1.64
1.2 Allgemeine Technische Daten
Modul-Interface PMC
Temperaturbereich max. zulässige Umgebungstemperatur:
0...70°C
Luftfeuchtigkeit max. 90%, nicht kondensierend
Steckverbinder P1 - 68pol, Typ: Thomas&Betts: 311-068072E
P11 - PMC 64pol
P12 - PMC 64pol
(TTL-I/O-Signale in Frontplatte)
Notwendiges Gegenstück: Thomas&Betts: 311-068302
Größe der Platine 74 mm x 149 mm
Gewicht ca. 100 g
Spannungsversorgung über PMC : 5V / ca. 500mA
Tabelle 1.2.1: Allgemeine Daten der PMC-FIFO
i
Übersicht
PMC-FIFO Rev. 1.6 5
1.3 Technische Daten der I/O-Baugruppen
Anzahl der FIFO-Eingänge 2 * 16 (jeweils entweder 4k oder 16k Tiefe)
2 * FIFO-Write, 2 * FIFO-Reset
Zeitverhalten der FIFO-Eingänge Data-Cycle-Time: t $ 50 ns
(siehe auch S. 7)
Data-Setup-Time: t $ 20 ns
S
Data-Hold-Time: t $ 20 ns
H
P
Burst-Read-Rate: # 132 MByte/s
Non Burst-Read-Rate: # 4 MByte/s
Anzahl der FIFO-Ausgänge 2 * FIFO-Full-Flag
Anzahl der digitalen Eingänge mit
Interrupt 8
Anzahl der digitalen Eingänge 8
Anzahl der digitalen Ausgänge 8
Pegel (alle I/Os) TTL-Level
Receiver (IRQ-Inputs, Write-Signa-
le der FIFOs und FIFO-Reset) 74LS14 (Schmitt-Trigger mit Hysterese)
Receiver (alle anderen Inputs) 74LS244
Transmitter (FIFO-Full-Flag) 74LS244
Transmitter (8bit Output) 74ALS573
Interrupts - FIFOs bei “Empty”, “Half-Full” und “Full”
- 8 digitale Eingänge mit Interrupt (Flanke “high to low”)
Tabelle 1.3.1: Technische Daten der I/O-Baugruppen
iÜbersicht
PMC-FIFO Rev. 1.66
1.4 Bestellhinweise
Typ Eigenschaften Bestell-Nr.
PMC-FIFO V.2010.01
PMC-Modul mit zwei mal 16 Bit FIFO,
8 Bit Input (mit IRQ), 8 Bit Input, 8 Bit Output
PMC-FIFO-OS9 Treiber als C-Source für OS9 V.2010.50
PMC-FIFO-VxWorks Treiber als C-Source für VxWorks V.2010.56
PMC-FIFO-RTOS-UH Treiber für RTOS-UH V.2010.54
PMC-FIFO-MD (*) Anwenderhandbuch in deutsch V.2010.20
(*) Wird das Handbuch gemeinsam mit der Karte bestellt, so wird es kostenlos mitgeliefert.
Tabelle 1.4.1: Bestellhinweise
WRITE*
DATA
tS
tH
tP
FIFO-Speicher
PMC-FIFO Rev. 1.6 7
2. FIFO-Speicher
Bei den eingesetzten FIFO-Speicherbausteinen handelt es sich um Cypress CY7C433 (4k Tiefe) bzw.
CY7C462 (16k Tiefe) oder kompatible Bausteine.
Die folgende Abbildung zeigt das FIFO-Write-Timing für das Einlesen der Daten. Die Daten werden
mit der steigenden Flanke des WRITE*-Signals übernommen. Sie müssen mindestens 20 ns (Setup-
Time t ) vor der steigenden Flanke anliegen und mindestens weitere 20 ns (Hold-Time t ) nach der
S H
steigenden Flanke des WRITE*-Signals gehalten werden. Die minimale Periodendauer für das Einlesen
der nächsten Daten beträgt 50 ns (t ), wodurch sich eine Schreibfrequenz von maximal 20 MHz ergibt.
P
t $ 20 ns
S
t $ 20 ns
H
t $ 50 ns
PAbb. 2.1: FIFO-Write-Timing
Das Auslesen der FIFOs erfolgt bei Burst-Zugriffen (DMA-Controller) mit einer Datenrate von bis
zu 132 MByte/s und ohne Burst-Zugriffe mit einer Datenrate von bis zu 4 MByte/s.
PMC-FIFO Rev. 1.68
Steckerbelegung
PMC-FIFO Rev. 1.6 9
3. Anhang
3.1 Steckerbelegungen
3.1.1 Belegung des 64poligen PMC-Steckers P11
Pin # Signal Name Signal Name Pin #
1 TCK -12V 2
3 GND INTA* 4
5 INTB* INTC* 6
7 PMCPRSNT* +5V 8
9 INTD* - 10
11 GND - 12
13 CLK GND 14
15 GND PMCGNT* 16
17 PMCREQ* +5V 18
19 +5V AD31 20
21 AD28 AD27 22
23 AD25 GND 24
25 GND C/BE3* 26
27 AD22 AD21 28
29 AD19 +5V 30
31 +5V AD17 32
33 FRAME* GND 34
35 GND IRDY* 36
37 DEVSEL* +5V 38
39 GND LOCK* 40
41 SDONE* SBO* 42
43 PAR GND 44
45 +5V AD15 46
47 AD12 AD11 48
49 AD09 +5V 50
51 GND C/BE0* 52
53 AD06 AD05 54
55 AD04 GND 56
57 +5V AD01 58
59 AD02 AD01 60
61 AD00 +5V 62
63 GND REQ64* 64
PMC SPECIFICATION IEEE1386.1/Draft 2.0 - 04-APR-1995
Steckerbelegung
PMC-FIFO Rev. 1.610
3.1.2 Belegung des 64poligen PMC-Steckers P12
Pin # Signal Name Signal Name Pin #
1 +12V TRST* 2
3 TMS TDO 4
5 TDI GND 6
7 GND - 8
9 - - 10
11 - - 12
13 RST* - 14
15 - - 16
17 - GND 18
19 AD30 AD29 20
21 GND AD26 22
23 AD24 - 24
25 IDSEL AD23 26
27 - AD20 28
29 AD18 GND 30
31 AD16 C/BE2* 32
33 GND - 34
35 TRDY* - 36
37 GND STOP* 38
39 PERR* GND 40
41 - SERR* 42
43 C/BE1* GND 44
45 AD14 AD13 46
47 GND AD10 48
49 AD08 - 50
51 AD07 - 52
53 - - 54
55 - GND 56
57 - - 58
59 GND - 60
61 ACK64* - 62
63 GND - 64
PMC SPECIFICATION IEEE1386.1/Draft 2.0 - 04-APR-1995
-Dieser Pin ist auf dem Modul nicht belegt.
Steckerbelegung
PMC-FIFO Rev. 1.6 11
3.1.3 Belegung des 68poligen I/O-Steckers P1
Pin # Signal Name Signal Name Pin #
1 F1D0 F2D12 35
2 F1D1 F2D13 36
3 F1D2 F2D14 37
4 F1D3 F2D15 38
5 F1D4 F2WRITE* 39
6 F1D5 F2RESET* 40
7 F1D6 F2FULL* 41
8 F1D7 GND 42
9 GND IRQ0 43
10 F1D8 IRQ1 44
11 F1D9 IRQ2 45
12 F1D10 IRQ3 46
13 F1D11 IRQ4 47
14 F1D12 IRQ5 48
15 F1D13 IRQ6 49
16 F1D14 IRQ7 50
17 F1D15 GND 51
18 F1WRITE* IN0 52
19 F1RESET* IN1 53
20 F1FULL* IN2 54
21 GND IN3 55
22 F2D0 IN4 56
23 F2D1 IN5 57
24 F2D2 IN6 58
25 F2D3 IN7 59
26 F2D4 GND 60
27 F2D5 OUT0 61
28 F2D6 OUT1 62
29 F2D7 OUT2 63
30 GND OUT3 64
31 F2D8 OUT4 65
32 F2D9 OUT5 66
33 F2D10 OUT6 67
34 F2D11 OUT7 68
Bauform des I/O-Steckers auf der Platine (Stiftkontakte):
Thomas&Betts: 311-068072E
Bauform des notwendigen Gegensteckers an der Leitung (Buchsenkontakte):
Thomas&Betts: 311-068302
Software-Handbuch Rev. 1.5
PMC-FIFO
2 * 16bit FIFO (4k, 16k oder kompatible)
8bit TTL-Input mit IRQ
8bit TTL-Input statisch
8bit TTL-Output
Software-Manual
Software-Handbuch Rev. 1.5
Der Inhalt dieser Dokumentation wurde mit größter Sorgfalt erarbeitet und geprüft. esd übernimmt
jedoch keine Verantwortung für Schäden, die aus Fehlern in der Dokumentation resultieren könnten.
Insbesondere Beschreibungen und technische Daten sind keine zugesicherten Eigenschaften im recht-
lichen Sinne.
esd hat das Recht, Änderungen am beschriebenen Produkt oder an der Dokumentation ohne vorherige
Ankündigung vorzunehmen, wenn sie aus Gründen der Zuverlässigkeit oder Qualitätssicherung vor-
genommen werden oder dem technischen Fortschritt dienen.
Sämtliche Rechte an der Dokumentation liegen bei esd. Die Weitergabe an Dritte und Vervielfältigung
jeder Art, auch auszugsweise, sind nur mit schriftlicher Genehmigung durch esd gestattet.
esd electronic system design gmbh
Vahrenwalder Str. 205
D-30165 Hannover
Tel.: 0511/37298-0
FAX : 0511/37298-198
E-Mail: [email protected]
Internet: http://www.esd-electronics.com
Software-Handbuch Rev. 1.5
Handbuch-Datei: I:\TEXTE\DOKU\MANUALS\PROGRAM\PMC_FIFO\PMCFIF5S.MA6 05.05.99
Beschriebene Software Revision/Datum
PMC-FIFO C-Schnittstelle 05/05/99
Änderungen in der Software und/oder der Dokumentation
Änderung in diesem Handbuch gegenüber der Vorversion Änderung in Änderung in der
der Software Dokumentation
Funktion pmcfifoIRQWait neu. x x
Software-Handbuch Rev. 1.5
Software-Handbuch Rev. 1.5 1
Inhaltsverzeichnis Seite
1. Programmierschnittstelle .......................................... 3
1.1 Initialisierung ....................................................... 3
pmcfifoOpen() ...................................................... 3
pmcfifoClose() ...................................................... 3
1.2 Auslesen der FIFOs ................................................. 4
pmcfifoFIFOConfig() ................................................. 4
pmcfifoFIFOClear() .................................................. 5
pmcfifoFIFOReset() .................................................. 5
pmcfifoFIFORead() .................................................. 5
pmcfifoFIFOStatus() ................................................. 6
1.3 Interrupt Behandlung ................................................ 7
pmcfifoIRQSignal() .................................................. 7
pmcfifoIRQWait() ................................................... 7
pmcfifoIRQRead() ................................................... 8
1.4 Lesen und Schreiben von Daten ...................................... 9
pmcfifoTTLRead() ................................................... 9
pmcfifoTTLWrite() .................................................. 9
2. Rückgabewerte ...................................................... 10
Seite wird geladen ...
Seite wird geladen ...
Seite wird geladen ...
Seite wird geladen ...
Seite wird geladen ...
Seite wird geladen ...
Seite wird geladen ...
Seite wird geladen ...
Seite wird geladen ...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
